深入解析TMS320R281x DSP：工业控制核心架构与实战应用

1. 项目概述为什么TMS320R281x依然是工业控制领域的“硬核”选择在嵌入式控制领域尤其是对实时性和精度要求极高的工业自动化、电机驱动和新能源电力转换系统中一颗处理器的选择往往决定了整个系统的性能天花板。从业十多年我接触过不少DSP和MCU但德州仪器TI的C28x内核系列尤其是TMS320R281x始终在需要高性能数字信号处理与复杂实时控制交汇的场合占据着独特地位。它不仅仅是一个处理器更像是一个为工业现场量身定制的“片上控制系统”。TMS320R281x系列包括R2811和R2812是基于TI经典的C28x 32位DSP内核的高集成度解决方案。其核心价值在于它将一个高达150MHz6.67ns指令周期的高性能CPU与一整套面向控制的专用外设无缝集成。你可能会问如今ARM Cortex-M7甚至M4内核的MCU主频更高为何还要关注这颗有些年头的芯片答案在于其确定性和专用性。在电机控制中一个PWM周期的偏差可能导致转矩脉动在并网逆变器中ADC采样与PWM更新的同步精度直接影响电能质量。R281x的架构从设计之初就为这些“硬实时”任务优化其外设间的协同工作能力是许多通用MCU难以比拟的。简单来说如果你正在设计伺服驱动器、变频器、光伏逆变器、UPS或者任何需要多路高分辨率PWM、同步高速ADC采样和复杂算法如PID、PARK/CLARKE变换、SVPWM于一体的系统那么深入理解R281x的架构将是你的必修课。它适合那些不满足于“够用”而追求“极致性能与可靠性”的工程师。2. 核心架构深度解析不止于150MHz的主频2.1 C28x CPU内核效率与兼容性的平衡艺术R281x的核心是C28x DSP CPU。很多人一听到DSP就想到复杂的汇编和算法但C28x的设计哲学是让控制工程师也能轻松上手。它采用哈佛总线架构这意味着程序总线和数据总线是分开的可以同时取指和存取数据这是其高实时性的基础。内核支持单周期完成32x32位的乘累加MAC操作甚至能进行16x16位的双MAC这对于电机控制中的电流环、速度环计算至关重要。一个容易被忽略但极其重要的特性是它与早先TMS320F24x/LF240x系列的源代码兼容性。这意味着大量经过工业现场验证的经典控制算法库可以几乎无缝地迁移到性能更强的R281x平台上保护了企业的软件投资。从编程模型上看它提供了统一的4M字线性地址空间无论是用C/C还是汇编开发内存管理都变得直观避免了早期DSP复杂的内存分页困扰。实操心得在从F2407迁移到R2812时最大的便利来自于外设寄存器地址的相似性。事件管理器EV和ADC的寄存器布局逻辑基本一致只需注意地址偏移和部分新增功能位大部分底层驱动代码可以复用大大缩短了新平台的开发周期。2.2 存储器架构清晰的分区与灵活的配置R281x的存储器映射体现了清晰的设计思路是理解其运行机制的关键。其片上RAM总计20K x 16位被划分为多个独立块M0, M1, L0, L1, L2, L3, H0这种分布式的SARAM单周期访问RAM结构允许CPU在一个周期内同时访问多个存储块减少了流水线冲突提升了多任务处理和数据吞吐效率。M0和M1各1K通常用于堆栈、频繁访问的变量或时间关键的代码。复位后堆栈指针默认指向M1的起始地址。L0和L1各4K较大的存储块非常适合放置实时控制中的关键数据缓冲区如ADC采样序列结果、PWM占空比计算中间变量等。H08K最大的RAM块常作为主要程序运行区域特别是从Flash加载后或存放大型数据表。Boot ROM4K固化有TI的引导加载程序支持从SPI、SCI、GPIO或并行接口启动为系统提供了灵活的上电初始化选择。对于R2812其外部接口XINTF是一大亮点。它提供了19位地址线和16位数据线可寻址高达1MB的外部存储空间并划分为5个独立的Zone0, 1, 2, 6, 7。每个Zone都可以独立配置等待状态、建立/保持时间和是否使用外部就绪信号XREADY。这种精细化的配置能力使得开发者可以轻松连接速度各异的外部存储器如SRAM、NOR Flash或FPGA/CPLD而无需额外的粘合逻辑。关键配置解析XINTF时序寄存器XTIMINGx每个Zone的访问时序由XTIMINGx寄存器控制主要包含三个参数Lead建立、Active有效和Trail保持周期数。例如连接一个慢速的NOR Flash到Zone 6你可以这样配置假设XTIMCLK SYSCLKOUT/2 75MHz// 假设系统时钟SYSCLKOUT为150MHzXTIMCLK配置为75MHz // Zone 6 配置Lead2, Active5, Trail2使用XTIMCLK即X2TIMING1 // 计算公式实际周期数 寄存器值 * (X2TIMING? 2:1) // 因此Lead时间 2 * 2 * (1/75MHz) ≈ 53.3ns // Active时间无等待 (5*2 1) * (1/75MHz) ≈ 146.7ns // Trail时间 2 * 2 * (1/75MHz) ≈ 53.3ns EALLOW; // 解除寄存器保护 XintfRegs.XTIMING6.bit.XWRLEAD 2; // 写Lead周期 XintfRegs.XTIMING6.bit.XWRACTIVE 5; // 写Active周期 XintfRegs.XTIMING6.bit.XWRTRAIL 2; // 写Trail周期 XintfRegs.XTIMING6.bit.XRDLEAD 2; // 读Lead周期 XintfRegs.XTIMING6.bit.XRDACTIVE 5; // 读Active周期 XintfRegs.XTIMING6.bit.XRDTRAIL 2; // 读Trail周期 XintfRegs.XTIMING6.bit.X2TIMING 1; // 周期数加倍模式 XintfRegs.XTIMING6.bit.USEREADY 0; // 忽略XREADY如果外设无需插入额外等待 XintfRegs.XTIMING6.bit.READYMODE 0; // 同步就绪模式未使用 EDIS; // 恢复寄存器保护2.3 时钟与电源管理稳定运行的基石R281x的时钟系统基于一个片内振荡器可接外部晶体和一个锁相环PLL。PLL支持动态倍频调整允许系统在运行时根据负载情况改变CPU频率以实现性能与功耗的平衡。例如在轻载时降低频率以节能在需要峰值算力时瞬间提升至150MHz。其电源管理模式非常实用提供了IDLE、STANDBY和HALT三种低功耗模式IDLE模式CPU时钟停止外设时钟可选择性地保持运行。任何使能的中断均可唤醒。适用于需要外设如CAN、SCI在后台工作CPU间歇性处理的场景。STANDBY模式关闭CPU和大多数外设时钟仅保留看门狗和某些特定唤醒源如外部中断、特定GPIO有效。唤醒延迟较短。HALT模式最低功耗模式连振荡器和PLL都关闭仅能通过外部复位或XNMI中断唤醒。适用于电池供电设备的长时待机。配置PLL的注意事项 在修改PLL控制寄存器PLLCR前必须先禁用看门狗。因为PLL锁定需要时间约131072个输入时钟周期在此期间如果看门狗超时会导致系统复位。正确的配置顺序如下// 步骤1禁用看门狗 EALLOW; SysCtrlRegs.WDCR 0x0068; // 设置WDDIS位为1禁用看门狗 EDIS; // 步骤2等待PLL稳定可选但建议 // 通常通过延时循环实现延时时间需大于PLL锁定时间如对于30MHz输入约4.4ms // 步骤3配置PLLCR例如将输入时钟10倍频至150MHz SYSCLKOUT EALLOW; // 假设输入时钟XCLKIN 30MHz目标SYSCLKOUT 150MHz // 计算n (SYSCLKOUT * 2) / XCLKIN (150*2)/30 10 // PLLCR.DIV 0xA (10的十六进制) SysCtrlRegs.PLLCR.bit.DIV 0xA; EDIS; // 步骤4等待PLL锁定至少需要131072个XCLKIN周期 // 一种简单方法是循环读取PLL状态位如果提供或进行软件延时 DelayUs(5000); // 延时5ms确保足够稳定 // 步骤5重新配置看门狗如果需要 EALLOW; SysCtrlRegs.WDCR 0x0028; // 使能看门狗设置预分频等 EDIS;3. 核心外设实战指南从寄存器配置到系统集成3.1 事件管理器EV电机控制的“心脏”R281x包含两个完全相同的事件管理器模块EVA和EVB每个都是电机控制应用的瑞士军刀。每个EV模块的核心是2个通用定时器GP TimerTimer1和Timer2EVATimer3和Timer4EVB。它们是产生PWM载波和捕获单元时基的基础。3个全比较单元每个单元可产生一对带可编程死区的互补PWM输出共6对PWM。3个捕获单元用于精确测量外部脉冲的宽度或周期常见于编码器信号或脉冲输入。1个正交编码脉冲QEP电路可直接接口增量式编码器用于电机位置和速度反馈。生成中心对称PWM的典型配置流程 中心对称PWM又称对称PWM或SPWM能有效降低谐波是电机和逆变器控制的常用方式。以下以EVA的Timer1和比较单元1为例// 步骤1配置GPIO复用为PWM功能 EALLOW; GpioMuxRegs.GPAMUX.bit.PWM1_GPIOA0 1; // PWM1输出在GPIOA0引脚 GpioMuxRegs.GPAMUX.bit.PWM2_GPIOA1 1; // PWM2输出在GPIOA1引脚 EDIS; // 步骤2配置定时器1为连续增/减计数模式产生对称PWM波形 EvaRegs.T1CON.all 0; EvaRegs.T1CON.bit.TMODE 2; // 连续增/减计数模式 EvaRegs.T1CON.bit.TPS 0; // 预分频器1输入时钟HSPCLK EvaRegs.T1CON.bit.TENABLE 0; // 先禁用定时器 EvaRegs.T1PR 3750; // 设置周期值。假设HSPCLK75MHzPWM频率75MHz/(2*3750)10kHz EvaRegs.T1CNT 0; // 计数器清零 // 步骤3配置比较单元1 EvaRegs.CMPR1 1875; // 初始占空比50% (1875/3750) EvaRegs.ACTRA.all 0; EvaRegs.ACTRA.bit.CMP1ACT1 2; // 当CMPR1T1CNT时PWM1输出高有效 EvaRegs.ACTRA.bit.CMP1ACT2 1; // 当CMPR1T1CNT时PWM2输出低有效互补 EvaRegs.DBTCONA.bit.DBT 10; // 死区时间10个HSPCLK周期 EvaRegs.DBTCONA.bit.EDBT1 1; // 使能死区发生器1对应PWM1/2 // 步骤4配置比较控制寄存器使能比较操作和PWM输出 EvaRegs.COMCONA.all 0; EvaRegs.COMCONA.bit.CENABLE 1; // 使能比较操作 EvaRegs.COMCONA.bit.FCOMPOE 1; // 全比较输出使能即PWM引脚输出 EvaRegs.COMCONA.bit.CLD 1; // 比较寄存器在计数器下溢时重载对称PWM关键 // 步骤5启动定时器 EvaRegs.T1CON.bit.TENABLE 1; // 使能定时器1避坑指南死区时间计算死区时间是防止同一桥臂上下管直通的关键。死区时间T_dead由DBTCONA.DBT和DBTCONA.DBTPS共同决定T_dead (DBT 1) * (DBTPS对应的时钟周期)。 例如DBTPS0对应HSPCLK若HSPCLK75MHz周期13.33nsDBT10则死区时间 11 * 13.33ns ≈ 146.7ns。务必根据所使用的功率器件IGBT、MOSFET的开关特性开通延迟、关断延迟来精确计算所需死区并在实际电路中用示波器验证。3.2 增强型ADC模块精度与速度的权衡R281x的ADC是一个12位、16通道、双采样保持器S/H的逐次逼近型SARADC。其最大采样率可达12.5MSPS80ns转换时间支持单通道顺序采样和双通道同步采样两种模式非常适合三相电流、电压的同步采样。ADC关键特性与配置要点参考电压可使用内部参考ADCREFP≈2V ADCREFM≈1V或外部参考。对于高精度应用推荐使用外部高精度基准源并确保差分电压ADCREFP - ADCREFM稳定在1.000V。模拟输入范围0V至3V相对于ADCLO。绝对注意输入电压严禁超过VDDA3.3V或低于VSSA否则可能永久损坏ADC通道。通常需要前端运放进行电平移位和滤波。转换序列两个独立的8状态序列器SEQ1和SEQ2可以级联成一个16状态序列器。每个状态可以编程选择任意一个输入通道并可以设置触发源软件、EVA、EVB、外部引脚。配置ADC进行同步采样例如采样电机三相电流中的两相假设我们使用同步采样模式通过EVA的定时器下溢触发连续采样ADCINA0Ia和ADCINB0Ib。// 步骤1上电并校准ADC上电后必须的延迟 EALLOW; SysCtrlRegs.PCLKCR.bit.ADCENCLK 1; // 使能ADC模块时钟 EDIS; DELAY_US(1000); // 等待至少1ms让模拟部分稳定 AdcRegs.ADCTRL1.bit.RESET 1; // 复位ADC序列器 DELAY_US(10); AdcRegs.ADCTRL1.bit.RESET 0; // 步骤2配置ADC工作模式 AdcRegs.ADCTRL1.bit.SEQ_CASC 1; // 级联模式使用16状态序列器 AdcRegs.ADCTRL1.bit.CONT_RUN 1; // 连续转换模式 AdcRegs.ADCTRL1.bit.ACQ_PS 0xF; // 采样窗口大小 16个ADCCLK周期根据信号源阻抗调整 AdcRegs.ADCTRL1.bit.CPS 0; // 预分频器ADCCLK HSPCLK/(2*1) 25MHz (若HSPCLK50MHz) AdcRegs.ADCTRL3.bit.SMODE_SEL 1; // 选择同步采样模式 // 步骤3配置转换序列通道选择 AdcRegs.ADCCHSELSEQ1.bit.CONV00 0x0; // SEQ1的第0状态采样ADCINA0 AdcRegs.ADCCHSELSEQ1.bit.CONV01 0x8; // SEQ1的第1状态采样ADCINB0 (同步采样模式下CONVxx的高位选择S/H B) AdcRegs.ADCMAXCONV.bit.MAX_CONV1 0x1; // 序列器1执行2次转换CONV00和CONV01 // 步骤4配置触发源和中断 AdcRegs.ADCTRL2.bit.EVA_SOC_SEQ1 1; // 使能EVA作为SEQ1的触发源 AdcRegs.ADCTRL2.bit.INT_ENA_SEQ1 1; // 使能SEQ1转换结束中断 AdcRegs.ADCTRL2.bit.INT_MOD_SEQ1 0; // 每个序列结束都产生中断 // 步骤5启动ADC上电内部参考等 AdcRegs.ADCTRL3.bit.ADCBGRFDN 0x3; // 使能内部带隙和参考电路 DELAY_US(5000); // 等待至少5ms让参考电压稳定数据手册要求典型8ms AdcRegs.ADCTRL3.bit.ADCPWDN 1; // 上电ADC内核 DELAY_US(50); // 等待至少20us // 步骤6在EVA中配置定时器下溢触发ADC例如与PWM中心对齐 EvaRegs.T1CON.bit.TENABLE 0; // 确保定时器已配置好见上一节 EvaRegs.GPTCONA.bit.T1TOADC 2; // 定时器1下溢事件启动ADC SEQ1ADC结果读取与校准 ADC结果是左对齐的12位数据。由于存在增益和偏移误差通常需要进行软件校准。interrupt void adc_isr(void) { Uint16 adc_result_a0, adc_result_b0; float current_a, current_b; // 读取结果寄存器注意同步采样模式下CONV00结果在RESULT0CONV01结果在RESULT1 adc_result_a0 AdcRegs.ADCRESULT0 4; // 右移4位得到12位数据 adc_result_b0 AdcRegs.ADCRESULT1 4; // 简单的软件校准假设已通过实验获得偏移和增益系数 // 公式实际值 (原始值 - 偏移量) * 增益系数 current_a ((float)adc_result_a0 - 2048.0) * (3.0 / 4096.0) / 0.1; // 假设电流传感器变比0.1V/A current_b ((float)adc_result_b0 - 2048.0) * (3.0 / 4096.0) / 0.1; // ... 后续处理如Clarke/Park变换 ... AdcRegs.ADCST.bit.INT_SEQ1_CLR 1; // 清除SEQ1中断标志 PieCtrlRegs.PIEACK.all PIEACK_GROUP1; // 应答PIE中断允许同级中断再次进入 }3.3 增强型控制器局域网eCAN工业网络的可靠骨干R281x集成了符合CAN 2.0B标准的eCAN模块支持高达1Mbps的通信速率。其最大特点是拥有32个邮箱Message Mailbox每个邮箱都可以独立配置为发送或接收并带有32位的时间戳和可编程的接收屏蔽滤波极大地减轻了CPU处理CAN通信的负担。eCAN初始化与发送配置示例void InitECan(void) { // 步骤1进入eCAN初始化模式 ECanbRegs.CANMC.bit.CCR 1; // 设置CCR1请求配置改变 while(ECanbRegs.CANES.bit.CCE ! 1) {} // 等待配置使能 // 步骤2配置位时序假设SYSCLKOUT150MHzCAN位速率500kbps // 计算参数BRP (SYSCLKOUT / (CANBITRATE * (TSEG1TSEG21))) - 1 // 假设使用16个时间份额TQTSEG110, TSEG23, SJW1 // BRP (150e6 / (500e3 * (1031))) - 1 (150e6 / 7e6) -1 ≈ 20.4取整为20 ECanbRegs.CANBTC.bit.BRP 20; ECanbRegs.CANBTC.bit.TSEG1 10; // 时间段1 ECanbRegs.CANBTC.bit.TSEG2 3; // 时间段2 ECanbRegs.CANBTC.bit.SJW 1; // 同步跳转宽度 // 步骤3配置邮箱例如将邮箱1配置为发送邮箱标准标识符0x100 ECanbRegs.CANME.all 0; // 先禁用所有邮箱 ECanbRegs.CANMD.all 0; // 清除方向寄存器 ECanbRegs.CANMD.bit.MD1 0; // 邮箱1为发送邮箱 ECanbShadow.CANMSGID.all 0; ECanbShadow.CANMSGID.bit.STDMSGID 0x100; // 标准标识符 ECanbShadow.CANMSGID.bit.IDE 0; // 标准帧 ECanbShadow.CANMSGID.bit.AME 0; // 不使用接收屏蔽 ECanbShadow.CANMSGID.bit.AAM 0; // 非远程请求帧 ECanbMboxes.MBOX1.MSGID.all ECanbShadow.CANMSGID.all; ECanbMboxes.MBOX1.MSGCTRL.bit.DLC 8; // 数据长度8字节 // 填充数据略 ECanbMboxes.MBOX1.MDL.all ...; ECanbMboxes.MBOX1.MDH.all ...; ECanbRegs.CANME.all 0x0002; // 使能邮箱1 // 步骤4退出初始化模式 ECanbRegs.CANMC.bit.CCR 0; while(ECanbRegs.CANES.bit.CCE ! 0) {} // 等待配置完成 } void SendCanMessage(void) { // 设置发送请求 ECanbRegs.CANTRS.all 0x0002; // 置位TRS1请求发送邮箱1内容 while(ECanbRegs.CANTA.bit.TA1 ! 1) {} // 等待发送应答 ECanbRegs.CANTA.all 0x0002; // 写1清除TA1标志 }4. 系统集成与调试实战经验4.1 电源、时钟与复位电路设计要点一个稳定的硬件平台是软件运行的基础。对于R281x电源和复位设计尤为关键。电源设计核心电源VDD, VDD11.8V或1.9V取决于速度等级电流需求可达数百mA。建议使用高性能LDO或DC-DC并靠近芯片放置多个去耦电容如10uF钽电容 0.1uF陶瓷电容。I/O电源VDDIO3.3V。注意虽然数据手册说电源上电顺序无严格要求但实践中应确保3.3V先于或与1.8V同时上电避免I/O引脚出现不确定状态。可以在3.3V和1.8V电源之间加一个肖特基二极管确保3.3V不会低于1.8V太多。模拟电源VDDA1, VDDA2, VDDAIO, AVDDREFBG必须使用干净的3.3V最好通过磁珠或电感从数字3.3V电源隔离。每个电源引脚都需要用10uF钽电容和0.1uF陶瓷电容去耦并且模拟地VSSA1, VSSA2, VSSAIO应在芯片下方单点连接到数字地。时钟电路如果使用外部有源晶振直接连接至X1/XCLKIN引脚X2悬空。注意信号电平需满足VDD1.8V/1.9V要求可能需要电平转换或分压。如果使用无源晶体典型值为30MHz负载电容CL12pF。布局时晶体应尽可能靠近芯片走线短且对称周围用地线包围。复位电路XRS引脚内部有弱上拉但建议外部增加一个10kΩ上拉电阻和100nF电容到地形成RC延时确保上电复位时间足够通常要求低电平保持至少8个时钟周期。可以将看门狗输出WDRST通过一个二极管与手动复位按钮一起连接到XRS实现看门狗复位和手动复位的“线与”。4.2 常见问题排查与调试技巧在实际项目中以下几个问题是高频“踩坑点”问题1程序跑飞或死机检查栈溢出C28x的栈是向下生长的且没有硬件保护。确保在链接命令文件.cmd中为堆栈段.stack分配了足够空间通常至少512字并避免在中断服务程序中定义大型局部数组。检查中断向量表PIE向量表256 x 16位必须被正确初始化并映射到0x000D00地址。常见的错误是忘记启用PIEPieCtrlRegs.PIECTRL.bit.ENPIE 1或未正确填写中断服务程序地址。检查外设时钟所有外设时钟默认是关闭的在使用任何外设GPIO除外前必须在PCLKCR寄存器中使能其时钟。例如SysCtrlRegs.PCLKCR.bit.EVAENCLK 1;。问题2ADC采样值不准或跳动大检查模拟输入信号调理电路确保信号在0-3V范围内且前端运放具有足够的驱动能力和带宽。添加RC低通滤波如1kΩ 1nF以抑制高频噪声。检查采样窗口时间ACQ_PS位设置过小会导致采样不充分。计算公式采样时间 (ACQ_PS 1) * ADCCLK周期。对于高源阻抗的信号需要增加此值。检查参考电压和电源噪声用示波器测量ADCREFP和ADCREFM引脚确保纹波极小。如果使用内部参考上电后必须等待足够的稳定时间5ms。进行软件校准在代码中实现两点校准零点偏移和满量程增益。在已知输入如0V和3V下采样计算偏移和增益系数并在后续采样中应用。问题3PWM输出异常如无输出、占空比不对或死区失效检查GPIO复用配置这是最容易被忽略的一步必须将对应的GPIOxMUX寄存器配置为外设功能而不是数字I/O。检查比较动作寄存器ACTRA/ACTRB确保为PWM高低电平定义了正确的动作主动高、主动低、强制高、强制低。检查死区配置死区时间是否足够死区单元是否已使能DBTCONA.bit.EDBTx1用示波器双通道测量互补的PWM对确认死区插入正确。检查PWM输出是否被Trip事件屏蔽如果CMPRx大于TxPR或者相应的Trip引脚如C1TRIP被拉低且Trip功能使能EXTCONx.01PWM输出会被强制为高阻态。检查EXTCONA寄存器和Trip引脚状态。问题4eCAN通信失败检查终端电阻CAN总线两端必须各接一个120Ω终端电阻。检查位时序配置不正确的BRP、TSEG1、TSEG2会导致总线错误。使用CAN分析仪或示波器观察总线波形确认位时间符合标准。检查邮箱配置和标识符确保发送和接收邮箱的标识符MSGID匹配且IDE位标准帧/扩展帧设置一致。检查接收屏蔽寄存器LAM是否过滤掉了想要的报文。检查总线显性/隐性电平使用万用表测量CANH和CANL对地电压。隐性时逻辑1CANH≈2.5VCANL≈2.5V显性时逻辑0CANH≈3.5VCANL≈1.5V。调试利器利用CLA控制律加速器与CPU协同工作虽然R281x本身没有CLA但其同系列更高端型号如F2837x有。这里提一下设计思想对于R281x可以将时间要求极其苛刻的任务如电流环PI计算放在PWM周期中断例如下溢中断中并优化该中断服务程序为纯汇编或高度优化的C代码。将相对不紧急的任务如速度环、通信处理放在后台主循环或低优先级中断中。合理划分任务优先级是保证系统实时性的关键。最后TI提供的Code Composer Studio (CCS)和实时JTAG调试功能非常强大。善用其实时数据观察窗口、图化显示和CPU负载分析工具可以直观地看到变量变化、PWM波形和CPU使用率极大提升调试效率。特别是在调试ADC采样与PWM同步时将ADC结果数组用图形显示并与PWM时基对齐观察是验证控制算法是否按时执行的直接方法。